Product information query
Products News
首页 > Products > MCU Memory ADC Clock  > ADC > High-Speed High-Precision ADC >Cxad33112a cxad33112b cxad33112c is a 14 bit, dual channel, 125 MSPs analog-to-digital converter (ADC) designed to support communication applications requiring high performance low cost
Cxad33112a cxad33112b cxad33112c is a 14 bit, dual channel, 125 MSPs analog-to-digital converter (ADC) designed to support communication applications requiring high performance low cost

This dual channel ADC core adopts multi-level, differential pipeline architecture. Each ADC has a wide bandwidth, differential sample and hold analog input amplifier, which supports a variety of user selectable input ranges. The integrated reference voltage source can simplify the design. The duty cycle stabilizer can be used to compensate for the fluctuation of ADC clock duty cycle, so that the converter can maintain excellent performance

Cxad33112a cxad33112b cxad33112c is a 14 bit, dual channel, 125 MSPs analog-to-digital converter (ADC) designed to support communication applications requiring high performance low cost
Manual
Ordering

Ordering

Product introduction

目录

1.产品概述       2.产品特点     0Sw嘉泰姆

3.应用范围       4.技术规格书下载(PDF文档)0Sw嘉泰姆

5.产品封装       6.电路原理图  0Sw嘉泰姆

7.相关产品0Sw嘉泰姆

   产品概述 返回TOP0Sw嘉泰姆


        CXAD33112A CXAD33112B CXAD33112C是一款14位、双通道、125 MSPS的模数转换器(ADC),旨在支持需要高性能、低成本、小尺寸且具多功能性的通信应用。这款双通道ADC内核采用多级、差分流水线架构。每个ADC均具有宽带宽、差分采样保持模拟输入放大器,支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动,使转换器保持出色的性能。SYNC输入允许多个芯片的同步。需要时,灵活的掉电选项可以明显降低功耗。 采用1.8 V单电源供电,数字输出驱动器则采用独立电源供电,以支持1.8 V CMOS或LVDS输出。 设置与控制的编程利用三线式SPI兼容型串行接口来完成。 CXAD33112A CXAD33112B CXAD33112C采用64引脚QFN封装,额定温度范围为−55°C至+125°C

   产品特点 返回TOP0Sw嘉泰姆


     最高采样速率:125 MSPS0Sw嘉泰姆

信噪比(SNR):76dBFS @ 10MHz and 125MSPS0Sw嘉泰姆

无杂散动态范围(SFDR):85dBc @ 10MHz and 125MSPS0Sw嘉泰姆

中频采样频率可达 300MHz0Sw嘉泰姆

1.8V 单电源供电0Sw嘉泰姆

低功耗:796mW (125 MSPS)0Sw嘉泰姆

1.8V CMOS或LVDS输出0Sw嘉泰姆

1至8整数输入时钟分频器0Sw嘉泰姆

集成ADC时钟占空比稳定器0Sw嘉泰姆

多芯片同步功能0Sw嘉泰姆

可编程ADC内部基准电压源0Sw嘉泰姆

灵活的模拟输入范围:1.0V峰峰值至2.0V峰峰值0Sw嘉泰姆

节能的掉电模式0Sw嘉泰姆

大于90dB的通道隔离度0Sw嘉泰姆

串行端口控制0Sw嘉泰姆

与AD9258系列引脚兼容0Sw嘉泰姆

   应用范围 返回TOP0Sw嘉泰姆


   a0Sw嘉泰姆

   技术规格书(产品PDF) 返回TOP 0Sw嘉泰姆


     需要详细的PDF规格书请扫一扫微信联系我们,还可以获得免费样品以及技术支持!0Sw嘉泰姆

 QQ截图20160419174301.jpg0Sw嘉泰姆

产品封装图 返回TOP0Sw嘉泰姆


a0Sw嘉泰姆

电路原理图 返回TOP0Sw嘉泰姆


image.png0Sw嘉泰姆

相关芯片选择指南 返回TOP                          更多同类产品......


高速高精度ADC系列(ADC)0Sw嘉泰姆

Part No.0Sw嘉泰姆

分辨率0Sw嘉泰姆

采样率0Sw嘉泰姆

通道数0Sw嘉泰姆

INL0Sw嘉泰姆

DNL0Sw嘉泰姆

满幅输入范围0Sw嘉泰姆

SNR0Sw嘉泰姆

SFDR0Sw嘉泰姆

Power Consumption0Sw嘉泰姆

数据0Sw嘉泰姆

输出接口0Sw嘉泰姆

Package0Sw嘉泰姆

CXAD33112A0Sw嘉泰姆

14bit0Sw嘉泰姆

1250Sw嘉泰姆

20Sw嘉泰姆

±2LSB0Sw嘉泰姆

±0.25LSB0Sw嘉泰姆

20Sw嘉泰姆

76dBFS0Sw嘉泰姆

>85dBc0Sw嘉泰姆

796mW0Sw嘉泰姆

CMOS/LVDS0Sw嘉泰姆

QFN640Sw嘉泰姆

CXAD33112B0Sw嘉泰姆

14bit0Sw嘉泰姆

1550Sw嘉泰姆

20Sw嘉泰姆

±2LSB0Sw嘉泰姆

±0.25LSB0Sw嘉泰姆

20Sw嘉泰姆

75.5dBFS0Sw嘉泰姆

>91dBc0Sw嘉泰姆

820mW0Sw嘉泰姆

CMOS0Sw嘉泰姆

QFN640Sw嘉泰姆

CXAD33112C0Sw嘉泰姆

14bit0Sw嘉泰姆

800Sw嘉泰姆

20Sw嘉泰姆

±1.5LSB0Sw嘉泰姆

±0.5LSB0Sw嘉泰姆

20Sw嘉泰姆

76.5dBFS0Sw嘉泰姆

>88dBc0Sw嘉泰姆

477mW0Sw嘉泰姆

CMOS/LVDS0Sw嘉泰姆

QFN640Sw嘉泰姆

CXAD33113A0Sw嘉泰姆

14bit0Sw嘉泰姆

1250Sw嘉泰姆

40Sw嘉泰姆

±2LSB0Sw嘉泰姆

±0.5LSB0Sw嘉泰姆

20Sw嘉泰姆

76.4dBFS0Sw嘉泰姆

>84.4dBc0Sw嘉泰姆

580mW0Sw嘉泰姆

Serial LVDS0Sw嘉泰姆

QFN480Sw嘉泰姆

CXAD33113B0Sw嘉泰姆

14bit0Sw嘉泰姆

800Sw嘉泰姆

40Sw嘉泰姆

±1LSB0Sw嘉泰姆

±0.4LSB0Sw嘉泰姆

20Sw嘉泰姆

76.6dBFS0Sw嘉泰姆

>85.5dBc0Sw嘉泰姆

525mW0Sw嘉泰姆

Serial LVDS0Sw嘉泰姆

QFN480Sw嘉泰姆

CXAD33114A0Sw嘉泰姆

16bit0Sw嘉泰姆

1250Sw嘉泰姆

20Sw嘉泰姆

±4.5LSB0Sw嘉泰姆

±0.5LSB0Sw嘉泰姆

20Sw嘉泰姆

77dBFS0Sw嘉泰姆

>90dBc0Sw嘉泰姆

796mW0Sw嘉泰姆

CMOS/LVDS0Sw嘉泰姆

QFN640Sw嘉泰姆

CXAD33114B0Sw嘉泰姆

16bit0Sw嘉泰姆

800Sw嘉泰姆

20Sw嘉泰姆

±4.5LSB0Sw嘉泰姆

±0.5LSB0Sw嘉泰姆

20Sw嘉泰姆

77.5dBFS0Sw嘉泰姆

>90dBc0Sw嘉泰姆

477mW0Sw嘉泰姆

CMOS/LVDS0Sw嘉泰姆

QFN640Sw嘉泰姆

CXAD33115A0Sw嘉泰姆

16bit0Sw嘉泰姆

1250Sw嘉泰姆

40Sw嘉泰姆

±2.2LSB0Sw嘉泰姆

±0.25LSB0Sw嘉泰姆

2.80Sw嘉泰姆

81.1dBFS0Sw嘉泰姆

>94.7dBc0Sw嘉泰姆

832mW0Sw嘉泰姆

JESD204B0Sw嘉泰姆

QFN560Sw嘉泰姆

CXAD33115B0Sw嘉泰姆

16bit0Sw嘉泰姆

1250Sw嘉泰姆

40Sw嘉泰姆

±4.5LSB0Sw嘉泰姆

±0.7LSB0Sw嘉泰姆

20Sw嘉泰姆

78.6dBFS0Sw嘉泰姆

>90dBc0Sw嘉泰姆

630mW0Sw嘉泰姆

Serial LVDS0Sw嘉泰姆

QFN480Sw嘉泰姆