Product information query
Products News
首页 > Products > MCU Memory ADC Clock  > ADC > High-Speed High-Precision ADC >Cxad33112a cxad33112b cxad33112c is a 14 bit, dual channel, 125 MSPs analog-to-digital converter (ADC) designed to support communication applications requiring high performance low cost
Cxad33112a cxad33112b cxad33112c is a 14 bit, dual channel, 125 MSPs analog-to-digital converter (ADC) designed to support communication applications requiring high performance low cost

This dual channel ADC core adopts multi-level, differential pipeline architecture. Each ADC has a wide bandwidth, differential sample and hold analog input amplifier, which supports a variety of user selectable input ranges. The integrated reference voltage source can simplify the design. The duty cycle stabilizer can be used to compensate for the fluctuation of ADC clock duty cycle, so that the converter can maintain excellent performance

Cxad33112a cxad33112b cxad33112c is a 14 bit, dual channel, 125 MSPs analog-to-digital converter (ADC) designed to support communication applications requiring high performance low cost
Manual
Ordering

Ordering

Product introduction

目录

1.产品概述       2.产品特点     JsC嘉泰姆

3.应用范围       4.技术规格书下载(PDF文档)JsC嘉泰姆

5.产品封装       6.电路原理图  JsC嘉泰姆

7.相关产品JsC嘉泰姆

   产品概述 返回TOPJsC嘉泰姆


        CXAD33112A CXAD33112B CXAD33112C是一款14位、双通道、125 MSPS的模数转换器(ADC),旨在支持需要高性能、低成本、小尺寸且具多功能性的通信应用。这款双通道ADC内核采用多级、差分流水线架构。每个ADC均具有宽带宽、差分采样保持模拟输入放大器,支持用户可选的各种输入范围。集成基准电压源可简化设计。占空比稳定器可用来补偿ADC时钟占空比的波动,使转换器保持出色的性能。SYNC输入允许多个芯片的同步。需要时,灵活的掉电选项可以明显降低功耗。 采用1.8 V单电源供电,数字输出驱动器则采用独立电源供电,以支持1.8 V CMOS或LVDS输出。 设置与控制的编程利用三线式SPI兼容型串行接口来完成。 CXAD33112A CXAD33112B CXAD33112C采用64引脚QFN封装,额定温度范围为−55°C至+125°C

   产品特点 返回TOPJsC嘉泰姆


     最高采样速率:125 MSPSJsC嘉泰姆

信噪比(SNR):76dBFS @ 10MHz and 125MSPSJsC嘉泰姆

无杂散动态范围(SFDR):85dBc @ 10MHz and 125MSPSJsC嘉泰姆

中频采样频率可达 300MHzJsC嘉泰姆

1.8V 单电源供电JsC嘉泰姆

低功耗:796mW (125 MSPS)JsC嘉泰姆

1.8V CMOS或LVDS输出JsC嘉泰姆

1至8整数输入时钟分频器JsC嘉泰姆

集成ADC时钟占空比稳定器JsC嘉泰姆

多芯片同步功能JsC嘉泰姆

可编程ADC内部基准电压源JsC嘉泰姆

灵活的模拟输入范围:1.0V峰峰值至2.0V峰峰值JsC嘉泰姆

节能的掉电模式JsC嘉泰姆

大于90dB的通道隔离度JsC嘉泰姆

串行端口控制JsC嘉泰姆

与AD9258系列引脚兼容JsC嘉泰姆

   应用范围 返回TOPJsC嘉泰姆


   aJsC嘉泰姆

   技术规格书(产品PDF) 返回TOP JsC嘉泰姆


     需要详细的PDF规格书请扫一扫微信联系我们,还可以获得免费样品以及技术支持!JsC嘉泰姆

 QQ截图20160419174301.jpgJsC嘉泰姆

产品封装图 返回TOPJsC嘉泰姆


aJsC嘉泰姆

电路原理图 返回TOPJsC嘉泰姆


image.pngJsC嘉泰姆

相关芯片选择指南 返回TOP                          更多同类产品......


高速高精度ADC系列(ADC)JsC嘉泰姆

Part No.JsC嘉泰姆

分辨率JsC嘉泰姆

采样率JsC嘉泰姆

通道数JsC嘉泰姆

INLJsC嘉泰姆

DNLJsC嘉泰姆

满幅输入范围JsC嘉泰姆

SNRJsC嘉泰姆

SFDRJsC嘉泰姆

Power ConsumptionJsC嘉泰姆

数据JsC嘉泰姆

输出接口JsC嘉泰姆

PackageJsC嘉泰姆

CXAD33112AJsC嘉泰姆

14bitJsC嘉泰姆

125JsC嘉泰姆

2JsC嘉泰姆

±2LSBJsC嘉泰姆

±0.25LSBJsC嘉泰姆

2JsC嘉泰姆

76dBFSJsC嘉泰姆

>85dBcJsC嘉泰姆

796mWJsC嘉泰姆

CMOS/LVDSJsC嘉泰姆

QFN64JsC嘉泰姆

CXAD33112BJsC嘉泰姆

14bitJsC嘉泰姆

155JsC嘉泰姆

2JsC嘉泰姆

±2LSBJsC嘉泰姆

±0.25LSBJsC嘉泰姆

2JsC嘉泰姆

75.5dBFSJsC嘉泰姆

>91dBcJsC嘉泰姆

820mWJsC嘉泰姆

CMOSJsC嘉泰姆

QFN64JsC嘉泰姆

CXAD33112CJsC嘉泰姆

14bitJsC嘉泰姆

80JsC嘉泰姆

2JsC嘉泰姆

±1.5LSBJsC嘉泰姆

±0.5LSBJsC嘉泰姆

2JsC嘉泰姆

76.5dBFSJsC嘉泰姆

>88dBcJsC嘉泰姆

477mWJsC嘉泰姆

CMOS/LVDSJsC嘉泰姆

QFN64JsC嘉泰姆

CXAD33113AJsC嘉泰姆

14bitJsC嘉泰姆

125JsC嘉泰姆

4JsC嘉泰姆

±2LSBJsC嘉泰姆

±0.5LSBJsC嘉泰姆

2JsC嘉泰姆

76.4dBFSJsC嘉泰姆

>84.4dBcJsC嘉泰姆

580mWJsC嘉泰姆

Serial LVDSJsC嘉泰姆

QFN48JsC嘉泰姆

CXAD33113BJsC嘉泰姆

14bitJsC嘉泰姆

80JsC嘉泰姆

4JsC嘉泰姆

±1LSBJsC嘉泰姆

±0.4LSBJsC嘉泰姆

2JsC嘉泰姆

76.6dBFSJsC嘉泰姆

>85.5dBcJsC嘉泰姆

525mWJsC嘉泰姆

Serial LVDSJsC嘉泰姆

QFN48JsC嘉泰姆

CXAD33114AJsC嘉泰姆

16bitJsC嘉泰姆

125JsC嘉泰姆

2JsC嘉泰姆

±4.5LSBJsC嘉泰姆

±0.5LSBJsC嘉泰姆

2JsC嘉泰姆

77dBFSJsC嘉泰姆

>90dBcJsC嘉泰姆

796mWJsC嘉泰姆

CMOS/LVDSJsC嘉泰姆

QFN64JsC嘉泰姆

CXAD33114BJsC嘉泰姆

16bitJsC嘉泰姆

80JsC嘉泰姆

2JsC嘉泰姆

±4.5LSBJsC嘉泰姆

±0.5LSBJsC嘉泰姆

2JsC嘉泰姆

77.5dBFSJsC嘉泰姆

>90dBcJsC嘉泰姆

477mWJsC嘉泰姆

CMOS/LVDSJsC嘉泰姆

QFN64JsC嘉泰姆

CXAD33115AJsC嘉泰姆

16bitJsC嘉泰姆

125JsC嘉泰姆

4JsC嘉泰姆

±2.2LSBJsC嘉泰姆

±0.25LSBJsC嘉泰姆

2.8JsC嘉泰姆

81.1dBFSJsC嘉泰姆

>94.7dBcJsC嘉泰姆

832mWJsC嘉泰姆

JESD204BJsC嘉泰姆

QFN56JsC嘉泰姆

CXAD33115BJsC嘉泰姆

16bitJsC嘉泰姆

125JsC嘉泰姆

4JsC嘉泰姆

±4.5LSBJsC嘉泰姆

±0.7LSBJsC嘉泰姆

2JsC嘉泰姆

78.6dBFSJsC嘉泰姆

>90dBcJsC嘉泰姆

630mWJsC嘉泰姆

Serial LVDSJsC嘉泰姆

QFN48JsC嘉泰姆